SoC设计方法学简介(soc设计方法与实现pdf)

SoC设计方法学简介

本文内容来自于互联网，分享SoC设计方法学简介(soc设计方法与实现pdf)

1、设计重用技术

　　数百万门规模的系统级芯片设计，不能一切从头开始，要将设计建立在较高的层次上。需要更多地采用I P复用技术，只有这样，才能较快地完成设计，保证设计成功，得到价格低的 SoC，满足市场需求。

　　设计再利用是建立在芯核(CORE)基础上的，它是将己经验证的各种超级宏单元模块电路制成芯核，以便以后的设计利用。芯核通常分为三种，一种称为硬核，具有和特定工艺相连系的物理版图，己被投片测试验证。可被新设计作为特定的功能模块直接调用。第二种是软核，是用硬件描述语言或Ｃ语言写成，用于功能仿真。第三种是固核(firm core)，是在软核的基础上开发的，是一种可综合的并带有布局规划的软核。目前设计复用方法在很大程度上要依靠固核，将ＲＴＬ级描述结合具体标准单元库进行逻辑综合优化，形成门级网表，再通过布局布线工具最终形成设计所需的硬核。这种软的ＲＴＬ综合方法提供一些设计灵活性，可以结合具体应用，适当修改描述，并重新验证，满足具体应用要求。另外随着工艺技术的发展，也可利用新的库重新综合优化、布局布线、重新验证以获得新工艺条件下的硬核。用这种方法实现设计再利用和传统的模块设计方法相比其效率可以提高２－３倍，因此，0.35um工艺以前的设计再利用多用这种ＲＴＬ软核

　　2、综合方法实现

　　随着工艺技术的发展，深亚微米(DSM)使系统级芯片更大更复杂。这种综合方法将遇到新的问题，因为随着工艺向0.18um或更小尺寸发展，需要精确处理的不是门延迟而是互连线延迟。再加之数百兆的时钟频率，信号间时序关系十分严格，因此很难用软的ＲＴＬ综合方法达到设计再利用的目的。

　　建立在芯核基础上的系统级芯片设计，使设计方法从电路设计转向系统设计，设计重心将从今天的逻辑综合、门级布局布线、后模拟转向系统级模拟，软硬件联合仿真，以及若干个芯核组合在一起的物理设计。迫使设计业向两极分化，一是转向系统，利用ＩＰ设计高性能高复杂的专用系统。另一方面是设计 模 Ｍ下的芯核，步入物理层设计，使模樱托竞说男 能更好并可预测。

　　3、低功耗的设计技术

　　系统级芯片因为百万门以上的集成度和数百兆时钟频率下工作，将有数十瓦乃至上百瓦的功耗。巨大的功耗给使用封装以及可靠性方面都带来问题，因此降低功耗的设计是系统级芯片设计的必然要求。设计中应从多方面着手降低芯片功耗。